Міністерство освіти і науки України Національний університет "Львівська політехніка" Інститут комп’ютерних технологій, автоматики та метрології Кафедра КСА
Розрахункова робота №2 з навчальної дисципліни : “ Перетворювачі форм інформації для систем контролю “ Розробка інтерфейсу для під’єднання АЦП чи ЦАП до системної шини комп’ютера  1.Завдання Розробити принципову схему інтерфейсу для під’єднання АЦП чи ЦАП до системної шини комп’ютера. Скласти програму обслуговування цього інтерфейсу в режимі програмного опитування в мнемокодах процесора I8080. Описати коротко роботу схеми. Варіант Дані зовнішнього пристрою Дані системної шини комп’ютера   Розрядність зовнішнього пристрою(біти) Тип пристрою(АЦП чи ЦАП) Кількість АЦП, ЦАП Напрям передачі Наявність стробу “Дані готові” Рівень стробу Адреси елементів інтерфейсу Розрядність шини адреси(біти) Розрядність шини даних(біти) Кількість сигналів шини управління Наявність UЖ в спільній шині  8 12 АЦП 1 ВІД ЗП ДО КП Є НИЗЬКИЙ 1CH÷1FH 16 8 
Є   2. Порядок ввімкнення дешифратора та визначення адрес для елементів інтерфейсу 2.1. Порядок ввімкнення дешифратора Набір заданих адрес елементів у двійковій формі :
Розглянемо адресну шину комп’ютера : A7 A6 A5 A4 A3 A2 A1 A0  0 0 0 x x х x x   xxxxx – комбінації бітів, які відповідають заданим адресам. Як бачимо, у даних адресах міняються лише розряди A0 та A1, а A2,A3,A4 постійно рівні 1. При цьому розряди А5…А7 залишаються рівними 0. Отже сигнали з A2..A7 можна використати для ввімкнення КР580ВВ55, а сигнали з A0 та А1 для вибору відповідного елемента інтерфейсу КР580ВВ55. Таким чином, для ввімкнення КР580ВВ55, сигнали з A5..A7 подаємо на логічні елементи І-НЕ, а з їх виходів на входи логічного елемента 6-І-НЕ, спільно з сигналами A2..А4. З виходу логічного елемента 6-І-НЕ, сигнал заводимо на вхід
дозволу роботи КР580ВВ55. 2.2. Визначення адрес для елементів інтерфейсу Таблиця адрес елементів інтерфейсу Адреса елемента Назва елемента інтерфейсу  1CH Порт А КР580ВВ55  1DH Порт B КР580ВВ55  1EH Порт C КР580ВВ55  1FH Регістр керування КР580ВВ55   3. Інтерфейс 3.1. Теоретична частина Для реалізації читання даних із двох 8-ми розрядних АЦП нам знадобиться паралельний програмований інтерфейс КР580ВВ55. Вибір даної мікросхеми обумовлений тим, що вона має 3 порти вводу-виводу даних : Порт А, Порт В, Порт С та здатна працювати у 3-х режимах : Режим 0 – кожна група по 12 виводів може бути запрограмована на простий ввід або вивід. Режим 1 – по 8 виводів кожної групи можуть бути запрограмовані на стробований ввід або вивід, а решта 4 виводи використовують для управління програмним обміном або обміном за перериванням. Режим 2 – група з 8 виводів порту А являє собою двонапрямлений 8-розрядний канал даних, що керується сигналами 5 виводів порту С. Оскільки дані, що надходять з АЦП супроводжуються строб-сигналом низького рівня, доцільним буде вибрати як основний режим роботи 1. У цьому режимі, розряди порту PС4 та PC2 використовуються як вхід строб-сигналу низького рівня відповідно для портів А та В. Беручи до уваги особливості роботи КР580ВВ55 в режимі 1, ми подаємо строб-сигнал одночасно на входи PC4 та PC2 і таким чином реалізовуємо асинхронне запам’ятовування даних. Після того, як дані запам’яталися, КР580ВВ55 видасть сигнал заповнення вхідного буфера IBF, чим заборонить ввід нових даних, а також встановить сигнал запиту переривання INTR. Таким чином, ми можемо використати сигнал IBF(PC5 – порт А, PC1 – порт В) або INTR(PC3 – порт А, PC0 – порт В) для встановлення прапорця готовності даних. У даному випадку КР580ВВ55 використовується як порт вводу-виводу, тому його входи управління читанням-записом(
) під’єднуються до виходів
шини управління комп’ютера. У випадку використання даної мікросхеми, як елемента пам’яті, входи
повинні підключатися до виходів
відповідно. 3.2. Апарат...